封装打线强度试验 (Wire Bond Test)

  • 详细描述
  • 案例分享
  • 应用范围
  • 设备规格
    • 商品名称: 封装打线强度试验 (Wire Bond Test)

    芯片进行封装时，需利用金属线材，将芯片(Chip)及导线架(Lead Frame)做连接，由于封装时，可能有强度不足与污染的风险。此实验目的，即为藉由打线拉力(Wire Bond Ppull)与推力(Wire Bond Shear)来验证接合能力，确保其封装可抵抗外在应力。

     

    久析能为你做些什么

    可针对铝线、金线、铜线进行试验，线径可小至0.8mil以下。

    推力最大可至200 kg；拉力最大可至100g

     

    服务优势

    ★ 客制化协助客户产品夹治具订作

    ★ 协助客户急件当天完成

     

    参考规范

    MIL-STD-883 Method 2011

    JESD22-B116

     

    适用领域

    集成电路封装制程

  • 拉力实验

    推理实验

所属分类：

芯片封装完整性测试

标签：

获取报价

注意: 如果您对我们的服务项目感兴趣，请留下您的电子邮件，免费得到项目报价，谢谢！

提交留言